発表論文等 2011年(2011年1月-2011年12月)

◆Yukihiro SASAGAWA, Jun YAO, Takashi NAKADA, Yasuhiko NAKASHIMA: "Improving DVS Efficiency by Tolerating IR-drops with an Adaptive Redundant Data-Path", WRA 2011 : 2nd Workshop on Resilient Architectures (in conjuction with MICRO-2011), Dec. (2011)
・森高晃大, 下岡俊介, 吉村和浩, 姚駿, 中田尚, 中島康彦: "大規模演算器アクセラレータのための複数FPGA連結手法", IEICE technical report. Computer systems 111(328), 9-14, 2011-11-22, デザインガイア2011, Nov. (2011)
・齊藤光俊, 下岡俊介, 吉村和浩, 姚駿, 中田尚, 中島康彦: "演算器アレイ型アクセラレータの実装とその分析", IEICE technical report. Computer systems 111(328), 9-14, 2011-11-22, デザインガイア2011, Nov. (2011)
・村田絵理, 大竹哲史, 中島康彦: "組込み自己テストにおける温度均一化制御", デザインガイア2011, DC(62), Nov. (2011)
・狹間洋平, 姚駿, 中田尚, 中島康彦: "二重化を用いた演算器アレイにおける故障箇所特定手法", IEICE technical report. Computer systems 111(328), 47-52, 2011-11-22, デザインガイア2011, Nov. (2011)
【講】中島康彦: "高性能・低電力・高信頼を全部満たす次世代コンピュータはこんな姿?", けいはんな情報通信研究フェア2011, Nov. (2011)
【講】中島康彦: "汎用プロセッサと相性の良い演算器アレイ型アクセラレータの構想", ICD第3回アクセラレーション技術発表討論会, テーマ:アクセラレータ技術の展開を目指して, Sep. (2011)
◆Ryosuke ODA, Tatsuhiro YAMADA, Tomoki IKEGAYA, Tomoaki TSUMURA, Hiroshi MATSUO, Yasuhiko NAKASHIMA: "Input Entry Integration for an Auto-Memoization Processor", Proc. of The 3rd Workshop on Ultra Performance and Dependable Acceleration Systems (UPDAS), Osaka, pp.179-185, Nov. (2011)
・笹川幸宏, 姚駿, 中田尚, 中島康彦: "演算器の適応的冗長化による高効率DVS 方式の提案", 信学技報, vol.111, no.164, DC2011-15, pp.1-6, Jul. (2011)
・山田龍寛, 小田遼亮, 池谷友基, 津邑公暁, 松尾啓志, 中島康彦: "命令区間の特徴を用いた自動メモ化プロセッサの再利用率向上手法", 研究報告計算機アーキテクチャ(ARC),2011-ARC-196(1), pp.1-7, Jul. (2011)
・小田遼亮, 山田龍寛, 池谷友基, 津邑公暁, 松尾啓志, 中島康彦: "自動メモ化プロセッサの入力値エントリ統合による高速化", 研究報告計算機アーキテクチャ(ARC),2011-ARC-196(2), pp.1-10, Jul. (2011)
・下岡俊介, 吉村和浩, 中田尚, 中島康彦: "演算器アレイ型アクセラレータにおけるローカルバッファの最適化", 研究報告計算機アーキテクチャ(ARC),2011-ARC-196(18), pp.1-6, Jul. (2011)
・大上俊, 吉村和浩, 姚駿, 中田尚, 中島康彦: "演算器アレイにおける高信頼化命令写像手法", 研究報告計算機アーキテクチャ(ARC),2011-ARC-196(19), pp.1-7, Jul. (2011)
◆Marcos Villagra, Masaki Nakanishi, Shigeru Yamashita, Yasuhiko Nakashima: "Quantum Query Complexity of Hamming Distance Estimation", Proc. of Asian Conference on Quantum Information Science, AQIS, pp.103-104, Aug. (2011)
◆Tomoki IKEGAYA, Ryosuke ODA, Tatsuhiro YAMADA, Tomoaki TSUMURA, Hiroshi MATSUO, Yasuhiko NAKASHIMA: "A Hybrid Model of Speculative Execution and Scout Threading for Auto-Memoization Processor", Proc. of Int'l. Symp. on System-on-Chip 2011 (SoC2011), Tampere, Finland, pp.22-28, Nov. (2011)
◆Marcos Villagra, Masaki Nakanishi, Shigeru Yamashita, Yasuhiko Nakashima: "Quantum Query Complexity of Hamming Distance Estimation", 8th Canadian Student Conference on Quantum Information Science, Montreal, Canada, Jun. (2011)
◆Jun YAO, Ryoji WATANABE, Kazuhiro YOSHIMURA, Takashi NAKADA, Hajime SHIMADA, Yasuhiko NAKASHIMA: "An Efficient and Reliable 1.5-way Processor by Fusion of Space and Time", WDSN11, pp.69-74, Jun. (2011)
◆Naveen Devisetti, Takuya Iwakami, Kazuhiro Yoshimura, Takashi Nakada, Jun Yao, Yasuhiko Nakashima: "LAPP: A Low Power Array Accelerator with Binary Compatibility", HPPAC2011, pp.849-857, May. (2011)
◆岩上拓矢, 吉村和浩, 中田尚, 中島康彦: "仮想化機構による演算器アレイ型アクセラレータの効率化", 先進的計算基盤システムシンポジウムSACSIS2011論文集, pp.136-143, May. (2011)
◆森浩大,大上俊,下岡俊介,吉村和浩,中田尚,中島康彦: "演算器アレイ型アクセラレータのための命令変換手法", 先進的計算基盤システムシンポジウムSACSIS2011論文集(ポスター), 11-608, pp.207-208, May. (2011)
・YAO Jun, Yasuhiko NAKASHIMA: "EReLA: Exploiting Efficiency of Redundant Executions on an FU array", 情報処理学会研究報告, Vol.2011-ARC-194(9), pp.1-5, Mar. (2011)
◆Kazuhiro YOSHIMURA, Takuya IWAKAMI, Takashi NAKADA, Jun YAO, Hajime SHIMADA and Yasuhiko NAKASHIMA: "An Instruction Mapping Scheme for FU Array Accelerator", IEICE Trans. on Information and Systems, Vol.E94-D, No.2, pp.286-297, Feb. (2011)
【講】中島康彦: "プログラムモデルを維持しつつ大幅な高性能・低電力化を可能とするプロセッサアーキテクチャ", 第18回<けいはんな>新産業創出交流センターシーズフォーラム, Jan. (2011)
◆Yuichi Hirata, Masaki Nakanishi, Shigeru Yamashita, Yasuhiko Nakashima: "An Efficient Conversion of Quantum Circuits to a Linear Nearest Neighbor Architecture", Quantum Information and Computation, Vol.11, No.1&2, pp.141-166 (2011)