発表論文一覧 1998年度(1998年4月-1999年3月)

論文誌・国際会議

  1. Timing Verification of Sequential Logic Circuits Based on Controlled Multi-Clock Path Analysis
    K. Nakamura, S. Kimura, K. Takagi, and K. Watanabe
    IEICE Trans. Fudamentals, Vol. E81-A, No. 12, pp. 2515--2520, Dec. 1998.
  2. Waiting False Path Analysis of Sequential Logic Circuits for Performance Optimization
    K.Nakamura, K.Takagi, S.Kimura, and K.Watanabe
    Proc. ICCAD'98, pp. 392--395, Nov. 1998.
  3. Exact Minimization of FBDDs for Pass-Transistor Logic Optimization
    K.Takagi, H.Hatakeda, S.Kimura, and K.Watanabe.
    Proceedings of the 8th Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI '98), pp. 122--127, Oct. 1998.

研究会

  1. 英文契約書における要目の抽出
    相良かおる, 渡邉勝正.
    信学技報 NLC98-19, pp. 29--36, July 1998.
  2. FBDD の厳密最小化とパストランジスタ論理の合成への応用
    畠田宏司, 高木一義, 木村晋二, 渡邉勝正.
    信学技報 VLD98-62, pp. 135--140, Sept. 1998.
  3. 英文契約書における内容の抽出 --- シソーラス作成のための統計情報を用いた類似度計算 ---
    相良かおる, 渡邉勝正.
    情処研報 自然言語処理 128-22, pp. 159--166, Nov. 1998.
  4. 能動形計算モデル --- 細胞によるプログラミングを基に ---
    渡邉勝正, 木村晋二, 高木一義.
    科学研究費補助金 特定領域研究, A03班研究会, Nov. 1998.
  5. コンテンツに適応する発展的ソフトウェアの構成法 --- 能動細胞の働きと実装 ---
    渡邉勝正, 木村晋二, 高木一義.
    特定領域研究 ソフトウェア発展, 第4回研究会, Jan. 1999.
  6. 英文契約書における内容の抽出 --- 条文における権利・義務記載部分の内容を表す句構成セットの作成 ---
    相良かおる, 渡邉勝正.
    情処研報 自然言語処理 130-17, pp. 129--136, Mar. 1999.
  7. 変数のビット長の最適化に基づくCプログラムからのハードウェアの生成
    小川修, 高木一義, 伊藤康史, 木村晋二, 渡邉勝正.
    信学技報 VLD98-145, pp. 33--40, Mar. 1999.
  8. 可変なハードウェアを持つ計算機システムのためのアプリケーション開発手法
    伊藤康史, 高木一義, 木村晋二, 渡邉勝正.
    日本ソフトウェア科学会, PPL'99, Mar. 1999.

全国大会

  1. パストランジスタ論理の合成のための FBDD の厳密最小化
    畠田宏司, 高木一義, 木村晋二, 渡邉勝正.
    1998 年 電子情報通信学会 基礎・境界ソサイエティ大会, A-3-7, p.44, Sept. 1998.
  2. 再構成可能部を持つJavaプロセッサ
    木田裕之, 木村晋二, 高木一義, あべ松竜盛, 渡邉勝正.
    1999 年電子情報通信学会総合大会, SA-2-6, Mar. 1999.
  3. 教育用 16 ビットパイプラインプロセッサの設計とチップ試作
    高木一義, 朱強, 丸岡新治, 木村晋二.
    1999 年電子情報通信学会総合大会, SA-2-7, Mar. 1999.